Laboratorio

MICROPROCESADORES
Mini-Proyecto 3
Diseño de un Multiplicador Ultra Rápido
Temistocles Roncha Fecha: 06/06/2013
Gumersindo Paez

Especificaciones
En este mini proyecto diseñaremos un Multiplicador ultra rápido utilizando un esquema de búsqueda en la tabla. Para lograr este diseño se necesita un contador de programas de 6 bits (el cualfue realizado actualizando el diseño del mini proyecto pasado de 2 a 6 bits) y una ROM que consta de 64 palabras de 6 bits. Una de estas 64 palabras es accionada mediante un decodificador de 6 a 64 salidas (cada salida va a una palabra de la ROM). Por consiguiente, se recalca que este decodificador no fue implementado con compuertas como sugería la guía sino mediante sentencias, porque resultabamenos engorroso hacerlo de esta forma. Una vez que se tiene estos archivos, se procede también a diseñar un divisor de frecuencia y el programa de buscar (fetching) para poder controlar la velocidad en la cual se acceden los datos almacenados en la ROM.
A. Estructura Final del Multiplicador Ultra Rápido.



B. Tabla de la ROM




Entradas de 6 Bits de la ROM
Salidas de la ROM
DecimalBinario 3 Bits
Decimal
Binario 6 Bits
0
0
000
000
0
000000
0
1
000
001
0
000000
0
2
000
010
0
000000
0
3
000
011
0
000000
0
4
000
100
0
000000
0
5
000
101
0
000000
0
6
000
110
0
000000
0
7
000
111
0
000000
1
0
001
000
0
000000
1
1
001
001
1
000001
1
2
001
010
2
000010
1
3
001
011
3
000011
1
4
001
100
4
000100
1
5
001101
5
000101
1
6
001
110
6
000110
1
7
001
111
7
000111
2
0
010
000
0
000000
2
1
010
001
2
000010
2
2
010
010
4
000100
2
3
010
011
6
000110
2
4
010
100
8
001000
2
5
010
101
10
001010
2
6
010
110
12
001100
2
7
010
111
14
001110
3
0
011
000
0
000000
3
1
011
001
3
000011
3
2
011
010
6
000110
3
3
011
011
9
001001
34
011
100
12
001100
3
5
011
101
15
001111
3
6
011
110
18
010010
3
7
011
111
21
010101


Rom Word Rom Buffer de Salida

Figura #2: Rom Word Figura #3: Rom Buffer de Salida

Decodificador ( Ejemplo 3 to 8) Circuito Rom con 64 palabras de 6 bits















Figura # 4: Ejemplo de decodificador Figura #5: CircuitoEsquemático del Rom de 64 palabras de 6 bits
Flip Flop Tipo D con Reset y Ce






Figura #6: Circuito Esquemático del Flip flop tipo D implementado con Ce y Reset.





Figura #7: Circuito Esquemático del flip flop tipo T Figura #8: Inversor Tri – State

Contador De Frecuencia

Figura #9: Circuito Esquemático del Contador de FrecuenciaMultiplicador Ultra Rápido


Códigos VHDL (diseño)
Como primer punto, le presentaremos la programación del sumador de 1 bit, la ROM que consta de 64 palabras de 6 bits y la programación del decodificador 5 a 3, para las direcciones de 6 bits a 64 bits de salida para la ROM.

Código del Sumador de 1 bit

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity SUM1BIT_SALEM is
Port ( A : inSTD_LOGIC;
B : in STD_LOGIC;
CI : in STD_LOGIC;
S : out STD_LOGIC;
CO : out STD_LOGIC);
end SUM1BIT_SALEM;
architecture Behavioral of SUM1BIT_SALEM is
COMPONENT INVERSOR_SALEM
PORT(a:IN STD_LOGIC;
z:OUT STD_LOGIC);
END COMPONENT;
COMPONENT NAND2_SALEM
PORT(a:IN STD_LOGIC;
b:IN STD_LOGIC;
z:OUT STD_LOGIC);
ENDCOMPONENT;
COMPONENT NAND3_SALEM
PORT(a:IN STD_LOGIC;
b:IN STD_LOGIC;
c:IN STD_LOGIC;
z:OUT STD_LOGIC);
END COMPONENT;
COMPONENT NAND4_SALEM
PORT(a:IN STD_LOGIC;
b:IN STD_LOGIC;
c:IN STD_LOGIC;
d:IN STD_LOGIC;
z:OUT STD_LOGIC);
END COMPONENT;
SIGNAL ci_n: STD_LOGIC;
SIGNAL a_n: STD_LOGIC;
SIGNAL b_n:STD_LOGIC;...