practicas

DATOS GENERALES DEL INSTRUMENTO.
División:
INDUSTRIAL.


FDC*/Carrera:
MECATRONICA


Asignatura:
SISTEMAS DIGITALES II


Cuat.-Gpo(s):
CUARTO B
Fecha de aplicación:
31/10/2013
Unidad(es) de aprendizaje y/o tema(s) a evaluar.
Práctica 2. Control reversible de un motor de CD con funciones lógicas
Especificar con una “X” el tipo de instrumento de evaluación a utilizar (señalarsólo uno).
Tec. evaluación para el SABER
Tec. evaluación para el SABER HACER + SER

Prueba oral (entrevista)

Otro (Especificar):

Proyectos

Otro (Especificar):

Prueba escrita


X
Prácticas, ejercicios, demostraciones



Trabajo investigación



Rúbrica


x
Ensayo, informe



Lista de cotejo







Guía de observación




Profesor(es) de la asignatura:BENITO GONGORA


Nombre del alumno:
EQUIPO INTEGRADOR
Calificación (puntaje):


CONTENIDO DEL INSTRUMENTO DE EVALUACIÓN
Objetivo: Realizar el armado del circuito, y Comprobar el funcionamiento de acuerdo a la operación del control de cambio de giro de un motor de C.D. con funciones lógicas.
Material necesario:
1 fuente de voltaje de 5V.
1 tarjeta FPGA o un CPLD
3 push botton.
2Transistores NPN de tipo 2N2222.
2 Relevadores con bobina de 5 volts.
2 diodos de tipo 1N4148.
1 Motor de C.D.

Los siguientes circuitos integrados o equivalentes:

74LS08 (4 compuertas AND de 2 entradas)
74LS32 (4 compuertas OR de 2 entradas)
74LS04 (NOT)

Marco Teórico:

SISTEMA FPGA

Un sistema FPGA (FIELD-PROGRAMMABLE-GATE-ARRAY) campo de compuertas en arreglo programable, esun sistema complejo
De nivel VLSI (VERY-LARGE-SCALE-INTEGRATION) Dentro del mismo, se cuenta con varios miles de compuertas lógicas, que permiten
Realizar conexiones internas, a lo cual se le llama: (PROGRAMACION EN HARDWARE).

Realizar la programación y armado del siguiente circuito, por medio de funciones lógicas, implementadas
En un sistema de tipo FPGA o CPLD de la familia de XILINGS(SPARTAN 3) o ALTERA.











Conclusiones:

CRITERIOS DE EVALUACION

concepto
Valor(pts)
puntuación
Resolvió correctamente la práctica?
4

Entregó a tiempo la práctica?
2

Todos los miembros del equipo trabajaron?
3

Comprendió los conceptos involucrados en la práctica?
1




VALIDACION DE LA ACADEMIA*

Nombre de los integrantes de la academia
Firma* Este apartado solo se llenará para la entrega de este instrumento a la División correspondiente.




Sistemas digitales II


INTEGRANTES:
Alejandro Jiménez González
Benjamín García Villacís
Daniel Sánchez Cano
Gerardo Magaña Chay
Jesús Cámara Grimaldo


4BMT (AREA AUTOMATIZACIÓN)






INTRODUCCIÓN
Una suma en código binario, ya que solo cuenta con 2 posibilidades(0 o 1), se realiza de la siguiente forma:
Según el algebra booleana si se tienen dos 02 la suma dará 02, si se tienen dos números diferentes (alguno de los dos siempre será 1) el resultado siempre sea 12 y si los dos números son 12 el resultado será el siguiente de 12 pero como solo existen dos posibilidades se representara como 102 (210)

0
0
1
1
+0
+1
+0+1
0
1
1
1 0

EN ESTA IMAGEN SE APRECIA 4 SUMAS BOLEANAS DIFERENTES
En la suma binaria, el resultado de 1+1 tiene dos dígitos, por lo que se mantendrá el bit que este mas en la derecha que es el bit menos significativo (LSB, Least Significant Bit) y se tomara el bit mas a la izquierda q será el bit mas significativo (MSB, most significant bit) en esa operación parcial y senombrara como carry el cual pasara a la siguiente operación parcia, de la misma forma, como indica el algebra de Boole la operación se realizara hasta que no queden mas operaciones parciales ni bits:

1
1
1(se pasa el MSB de la operación anterior de resultado 10)

0
1
1
1
+0
+1
+0
+1
1
1
0
0 (se mantiene el LSB)




OTRO CLARO...