Programacion en ensamblador

Universidad de Alcalá Laboratorio de Estructura de Computadores

I. Telecomunicación

INTRODUCCIÓN A LA PROGRAMACIÓN EN ENSAMBLADOR DEL 8086
1. EL MICROPROCESADOR
En 1978 Intel sacó al mercado el 8086, con un bus de datos de 16 bits y capaz de direccionar hasta 1 Mb de memoria. La importancia del 8086 se debe a que fue elegido por IBM para desarrollar el Personal Computer, que fue tomadocomo estándar por casi todos los fabricantes de ordenadores. Posteriormente Intel fabricó sucesivamente el 80186, el 80286, el 80386, el i486 y los Pentiums, manteniendo en todos ellos la compatibilidad software con los anteriores. 1.1. MODELO DE PROGRAMACIÓN
15 15 15 15 15 15 15 15

AH BH CH DH

8 8 8 8

7 7 7 7

AL BL CL DL

0 0 0 0 0 0 0 0

AX BX CX DX

15 15 15 15 15

SP BP SIDI
O D

ES CS SS DS IP

0 0 0 0 0

I T S

Z

A

P

C

PSW

Figura 1.1. Registros del 8086

1.2. TERMINALES EN EL 8086 • • • • Alimentación única de +5V y dos terminales de GND. Entrada única de reloj CLK que requiere una relación cíclica del 30%. Una línea de entrada de RESET. Terminal de entrada MN/MX# para seleccionar los modos mínimo o máximo en la CPU. En el modo mínimo laCPU genera las señales de control del sistema, está pensado para sistemas sencillos. En el modo máximo, pensado para aplicaciones complejas, es necesario un circuito controlador de bus (8288). Bus de datos de 16 bits, cuyas líneas están multiplexadas con las 16 líneas de menor peso del bus de direcciones (AD0-AD15). Bus de direcciones de 20 bits. Las cuatro líneas de mayor peso (D16-D19) estánmultiplexadas con cuatro de las 8 líneas indicadoras del estado del procesador. Ocho líneas de salida indicadoras del estado del procesador (S0-S7), multiplexadas con distintas señales. Terminal de salida BHE# (multiplexada con S7) que habilita la parte alta (D8-D15) del bus de datos. Terminal de entrada READY utilizada para sincronizar el procesador con periféricos o memorias mas lentas.

• • • ••

1

Universidad de Alcalá Laboratorio de Estructura de Computadores

I. Telecomunicación

• • • • • • • • • •

• • •

Terminal de salida RD# para indicar operación de lectura y WR# para indicar operación de escritura en memoria o puerto de entrada/salida. Terminal de salida M/IO# que indica si el acceso es a memoria o a un puerto. Terminal de entrada TEST# que es examinado en lainstrucción WAIT para determinar si se para o no el procesador hasta una interrupción. Dos líneas de entrada de interrupciones: INTR (enmascarable) y NMI (no enmascarable). Línea de salida INTA# de reconocimiento de petición de interrupción enmascarable. Línea de salida ALE que indica dirección válida en el bus de direcciones/datos. Terminal de salida DEN# que valida el traspaso de datos en el bus dedatos. Línea de salida DT/R# que indica el sentido de la transferencia en el bus de datos. Terminal de entrada HOLD para que otro dispositivo tome el control del bus y terminal de salida HLDA de cesión del citado bus. Terminales de salida que informan sobre el estado del procesador: S0-S2 indican la operación que se está ejecutando, S3-S3 están multiplexadas con A16-A17 e indican el registro desegmento que se está utilizando y S5 (multiplexada con A18) reproduce el flag I. Las señales RQ/GT0# RQ/GT1# permiten la comunicación con otros procesadores del mismo bus local. Las señal de salida LOCK# se activa con las intrucciones que incluyen el prefijo LOCK, para indicar que no es posible la cesión del bus a ningún otro procesador. Las líneas QS0-QS1 informan sobre el estado de la cola internade instrucciones.

Las señales M/IO#, WR#, INTA#, ALE, DT/R#, DEN#, HOLD y HLDA son exclusivas del modo mínimo. Las señales S0-S2, RQ/GT0#, RQ/GT1#, LOCK# y QS0QS1 solo están disponibles en modo máximo. 1.3. REGISTRO DE ESTADO (PSW) • • • • • • • • • C (Carry) Flag de acarreo. P (Parity) Flag indicador de paridad. A (Auxiliar) Flag de acarreo auxiliar (del bit 3 al bit 4). Z (Zero) Flag...