Sistema secuenciales tra.col.2

Solo disponible en BuenasTareas
  • Páginas : 5 (1224 palabras )
  • Descarga(s) : 0
  • Publicado : 28 de noviembre de 2010
Leer documento completo
Vista previa del texto
DISEÑO DE CIRCUITO SECUENCIAL

TRABAJO COLABORATIVO 2

El presente trabajo forma parte de la actividad estudiantil frente a las nuevas tecnologías que afronta la era moderna; el conjunto de los sistemas digitales secuenciales forman parte de la gran capacidad humana, que no llega a los extremos; sino que está en la mañana de la ciencia produciendo así nuevos enteres del conocimiento, dejandoa un lado ya la era analógica



DESCRIPCIÓN DEL PROBLEMA

El problema planteado consiste en diseñar un circuito secuencial que permita desplegar en un display de siete segmentos la secuencia:

0 1 3 5 7 2 4 6 0 1 …

El circuito secuencial diseñado debe ser simulado de manera que se pueda comprobar y apreciar su funcionamiento y ver que la secuencia se cumple al visualizarla en undisplay de siete segmentos.

La secuencia debe observarse cada segundo y su cálculo debe ser incluido en el informe.

DIAGRAMA DE BLOQUES

SOLUCIÓN DEL PROBLEMA MEDIANTE FLIP-FLOP

Los flip-flop pueden solucionar el problema planteado ya estos pueden funcionar como contadores. Puede decirse que los flip-flop son la parte esencial en la solución ya que a partir de ellos puede realizarse undiseño de lógica combinacional que le dé el toque definitivo a lo que se requiere.

Los flip-flop actúan como dispositivos contadores y también de almacenamiento, ya que estos deben tener en cuenta siempre el dato anterior para generar el siguiente en la secuencia.

Los flip-flop requeridos en la solución son del tipo JK.

DISEÑO DEL CIRCUITO
Para diseñar el circuito secuencial que permitarealizar la secuencia requerida, se debe tomar unos pasos.

DIAGRAMA DE ESTADOS

TABLAS DE ESTADOS
SECUENCIA
DESEADA Q2 Q1 Q0
0 0 0 0
1 0 0 1
3 0 1 1
5 1 0 1
7 1 1 1
2 0 1 0
4 1 0 0
6 1 1 0
Tabla 1: Tabla de estados
En la tabla 2 se muestra la tabla de estado futuro.

SEC ACTUAL FUTURO
Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 0 1
1 0 0 1 0 1 1
3 0 1 1 1 0 1
5 1 0 1 1 1 1
7 1 1 1 0 1 02 0 1 0 1 0 0
4 1 0 0 1 1 0
6 1 1 0 0 0 0
Tabla 2: Tabla de estado futuro

El problema requiere el uso de tres flip-flop, debido a que el máximo valor que toma la secuencia es 7, el cual puede ser representado en binario mediante 3 bits.

A continuación se muestra la tabla que contiene todos los estados, incluyendo a los tres flip-flop JK.

PRESENTE FUTURO FF2 FF1 FF0
Q2 Q1 Q0 Q2Q1 Q0 J2 K2 J1 K1 J0 K0
A B C A B C
0 0 0 0 1 0 0 1 0 X 0 X 1 X
1 0 0 1 3 0 1 1 0 X 1 X X 0
3 0 1 1 5 1 0 1 1 X X 1 X 0
5 1 0 1 7 1 1 1 X 0 1 X X 0
7 1 1 1 2 0 1 0 X 1 X 0 X 1
2 0 1 0 4 1 0 0 1 X X 1 0 X
4 1 0 0 6 1 1 0 X 0 1 X 0 X
6 1 1 0 0 0 0 0 X 1 X 1 0 X
Tabla 3: Tabla que contiene todos los estados

A partir de esta tabla se armaron los mapas de Karnaugh para cada uno delos flip-flop, sus respectivas entradas y salidas.

después de tener desarrollada las tablas con que queremos ver las salidas y los estados futuros, ahora recurriremos a el desarrollo del circuito atraves de algún simulador al buscar los dispositivos para el desarrollo del circuito contador; encontramos con este subset de flip-flop que tiene las entradas J K y además tiene otras entradas detipo R S, como bien sabemos los flip flop tipo R S son de tipo Reset-set, y este tipo de flip flop no permite que hallan dos entradas con el mismo valor ya que entra en estado no deseable por eso nosotros solo necesitamos el J K.
Lo que hacemos es conectar todas las entradas Reset década uno con todas las entradas set y las unimos por medio de una resistencia de 10 KΩ, y las entradas de CLK de cadauno las ponemos al mismo reloj, así logramos un modo síncrono y todos trabajaran al tiempo.
Para el diseño del reloj utilizamos el integrado LM555 para ello necesitamos, que este reloj nos genere una señal de pulsos de 1 segundo, lo lograremos configurándolo en modo astable.
Los cálculos de este reloj son

como tenemos la frecuencia que es un hertz, o sea que el periodo es de un...
tracking img