Transistores fet
CE ( corte )
IC=0
+IB=0 -
VCE
CC
Cuando la corriente IB aumenta IC también lo hace en un factor de β por lo que VCE disminuye hasta llegar a VCE en este punto IC no puede incrementarse más; VCE es de unos pocosmilivolts.
(sat) (sat)
I C( sat ) =
VCC − VCE( sat ) RC
Compuerta AND
Compuerta OR
Introducción
⎛ R2 ⎞ VGS = VG − VS = ⎜ ⎟ ⎜ R + R ⎟VDD − I D RS 2 ⎠ ⎝ 1
⎛ VGS I D = I DSS⎜1 − ⎜ VP ⎝
⎞ ⎟ ⎟ ⎠
2
Se debe de considerar que la tensión en la fuente del JFET debe estar a mayor potencial que el de la compuerta para mantener la unión compuerta‐fuente polarizada en inversa
Cálculos
Gráfica
Pruebas
Las pruebas realizadas para el circuito mostrado consistieron en variar Vcc de tal forma que se aprecie el cambio en cada uno de los parámetros más importantes delcircuito.
Vcc (V) 2,009 V 3,007 V 6,03 V 9,03 V 12 V 15,05 V 18,04 V 21,05 V 24,02 V 27,04 V 30,06 V VDS (V) 0,139 V O,248 V 0,980 V 2,293 V 3,648 V 5,04 V 6,41 V 7,78 V 9,13 V 10,49 V 11,85 V VGS(V)-0,544 V -0,785 V -1,215 V -1,149 V -1,026 V -0,914 V -0,737 V -0,683 V -0,570 V -0,462 V -0,355 V Id (A) 0,5 mA 0,7 mA 1,2 mA 1,7 mA 2,1 mA 2,5 mA 2,9 mA 3,3 mA 3,7 mA 4,1 mA 4,5 mA
Posteriormentese conservó a una alimentación fija Vcc= 12V y se varió la resistencia Rs ya que de los cálculos se observa que este parámetro define la pendiente de la recta de carga por lo que al variarla, lacorriente tiene que cambiar con respecto a esta resistencia.
Impedancia de entrada muy alta. Distorsión en la señal y ganancias más bajas.
Q1 (0 V, 0 A) Q2 (-4 V, 3,33 mA)
Así
Vi = VGSq =−2,19V
Vo = − I d (3,3KΩ ) = 14,71V
g mo = 2 I DSS 2(9mA) = = −4,5 x10 −3 S VGS (Off ) − 4V
⎛ VGSq ⎞ − 1⎟ = 2,036 x10 −3 S Y fs = g mo ⎜ ⎜V ⎟ ⎝ GS ( Off ) ⎠
Vo = −6,71 Vi
I d = Y...
Regístrate para leer el documento completo.