vhdl

Objetivos:
a) Diseñar y armar un contador de 0 a 14, síncrono
Desarrollo de la solución:
Los contadores síncronos tienen una señal de reloj va a ser común a todos los flip-flop, lo que va amotivar que todos los cambios se produzcan a la vez, solventando de esta forma los problemas que presentaban los asíncronos enunciados en el apartado anterior. Como inconveniente, necesitan una lógicaadicional conectada a las entradas de los flip-flops; lógica que vamos a tener que diseñar siguiendo un proceso que en ocasiones puede resultar largo y laborioso.
En la figura se muestra el esquemainterno de un contador síncrono. Los bloque lógicos que aparecen en la imagen son puertas lógicas básicas (AND, OR, NOT…) cuyas entradas son las salidas de los flip-flop, o sea, el estado del contadoren cada momento.



Lo que se realiza el diseño de la lógica adicional para poder completar el contador síncrono.

Nuestro contador tendrá un total de 15 estados (los números del 0 al 14),siendo el estado siguiente siempre el número que viene a continuación. Puesto que tenemos 14 estados, necesitaremos 4 bits, o lo que es lo mismo, 4 Flip-flop. A continuación se representa la tabla detransiciones del contador BCD.
Estado Actual Estado Siguiente
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 1
0 0 1 1 0 1 0 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 11
0 1 1 1 1 0 0 0
1 0 0 0 1 0 0 1
1 0 0 1 1 0 1 0
1 0 1 0 1 0 1 1
1 0 1 1 1 1 0 0
1 1 0 0 1 1 0 1
1 1 0 1 1 1 1 0
1 1 1 0 1 1 1 1

Lo que hacemos aquí es ver que inyectar a cada flip-floppara cada transición. Esto se hace a partir de la tabla de transiciones y de la tabla de excitación del flip-flop a usar. Para nuestro contador, pondremos 4 biestables JK. Se ha puesto un colordistinto para el estado actual y siguiente así como para las entradas de cada flip-flop.
Estado Actual Estado siguiente FF3 FF2 FF1 FF0
N° Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
0 0 0 0 0 0 0...