3.5 Pci

3.5 PCI
El bus PCI (Interconexión de Componente Periférico) es un bus de banda de ancha elevado, independiente del procesador , que se puede utilizar como bus de periférico o bus para arquitecturaentreplana. El PCI proporciona mejores prestaciones para que los subsistemas de E/S de alta velocidad . (ejemplos: el adaptador de pantalla , los controladores de interfaz de red, etc.) El estándaractual permite el uso de hasta 64 líneas de datos de 66 MHz, para una velocidad de transmisión de 528 Mb. Sin embargo lo que hace realmente atractivo al bus PCI es que ha sido diseñado para ajustarse,económicamente a los requisitos de E/S de los sistemas actuales.

Estructura del Bus
• El bus PCI puede configurarse como un bus de 32 o 64 bits, hay 49 líneas de señal obligatorias en el PCI, lascuales se dividen en grupos:
– Terminales de sistema: constituidas por los terminales de reloj y de inicio – Terminales de direcciones y datos: incluye 32 líneas para datos y direccionesmultiplexadas en el tiempo – Terminales de control de la interfaz: controlan la temporalización de las transferencias y proporcionan coordinación entre los que la inician y los destinatarios.

– Terminales dearbitraje: cada maestro del PCI tienen su par propio de líneas que lo conectan directamente al arbitro del bus PCI – Terminales de señales de error: utilizadas para indicar señales de error.Ordenes del PCI
• La actividad del bus consiste en transferencias entre elementos conectados al bus, denominándose maestro al que inicia la transferencia. Durante la fase de direccionamiento detransferencia, se utilizan las líneas C/BE para indicar el tipo de transferencia. Los tipos de ordenes son:
– – – – – – – – – – Reconocimiento de interrupción Ciclo especial Lectura de E/S Escritura en E/SLectura de memoria Lectura de línea de memoria Escritura de memoria Lectura de configuración Escritura de configuración Ciclo de dirección dual

Transferencia de Datos
• Toda transferencia de datos...