Compuertas
Páginas: 2 (471 palabras)
Publicado: 13 de marzo de 2012
Compuertas OR y AND
Para obtener estas compuertas digitales de la familia CMOS deben integrarse en la base del material semiconductor compuertas tipo NAND y NOR conjuntamente con inversores CMOS,conectados internamente a la salida de dichas compuertas. Las figuras 4.25 y 4.26 muestran las configuraciones internas de las compuertas OR y AND respectivamente.
Las figuras 4.25 y 4.26indican cómo están constituidas internamente las compuertas básicas OR y AND de la familia CMOS. La combinación de ellas dos, conjuntamente con los inversores NOT dan como resultado las compuertas de tipoexclusivo: OR-Exclusiva y NOR-Exclusiva. Las características internas de ésta familia son un poco diferentes a la familia TTL, yaqué la impedancia de entrada/salida de los circuitos CMOS es bastantealta y el consumo de corriente es muy bajo. Esto trae como consecuencia tiempos de propagación muy largos en la respuesta de los mismos.
Compuertas NAND
La figura muestra una compuerta digitalNAND de dos entradas de la familia CMOS. El número de esta compuerta puede ser 74HC00, 74c00 o 74HCT00. Cualquiera de las dos entradas A o B que se coloque a un nivel lógico bajo hace que Q1 y/o Q2tenga una tensión Vds igual a cero; del mismo modo, Q3 o Q4 se colocaran en corte y en consecuencia, la tensión Vo será igual a VDD. Por otra parte, cuando Ay B tienen un nivel lógico alto Q1 y Q2 seponen en corte y al mismo tiempo, las Vds de Q3 y Q4 pasa a valer cero por lo que Vo también se coloca en un nivel lógico bajo.
Compuertas Logica Nor
La figura muestra una compuerta NOR de dosentradas de la familia CMOS. El numero de compuerta puede ser. 74hc02 o 74HCT02. Cuando las entradas A y B tienen un nivel lógico bajo entonces los NMOS Q3 y Q3 se ponen en entradas Q3 y Q4 se ponen encorte. Al mismo tiempo , los transistores PMOS Q1 y Q2 tienen tension cero en sus puntos D (Drain) y S(source); drenaje y fuente respectivamente. Por lo que, la tension Vo pasa a tener un nivel...
Para obtener estas compuertas digitales de la familia CMOS deben integrarse en la base del material semiconductor compuertas tipo NAND y NOR conjuntamente con inversores CMOS,conectados internamente a la salida de dichas compuertas. Las figuras 4.25 y 4.26 muestran las configuraciones internas de las compuertas OR y AND respectivamente.
Las figuras 4.25 y 4.26indican cómo están constituidas internamente las compuertas básicas OR y AND de la familia CMOS. La combinación de ellas dos, conjuntamente con los inversores NOT dan como resultado las compuertas de tipoexclusivo: OR-Exclusiva y NOR-Exclusiva. Las características internas de ésta familia son un poco diferentes a la familia TTL, yaqué la impedancia de entrada/salida de los circuitos CMOS es bastantealta y el consumo de corriente es muy bajo. Esto trae como consecuencia tiempos de propagación muy largos en la respuesta de los mismos.
Compuertas NAND
La figura muestra una compuerta digitalNAND de dos entradas de la familia CMOS. El número de esta compuerta puede ser 74HC00, 74c00 o 74HCT00. Cualquiera de las dos entradas A o B que se coloque a un nivel lógico bajo hace que Q1 y/o Q2tenga una tensión Vds igual a cero; del mismo modo, Q3 o Q4 se colocaran en corte y en consecuencia, la tensión Vo será igual a VDD. Por otra parte, cuando Ay B tienen un nivel lógico alto Q1 y Q2 seponen en corte y al mismo tiempo, las Vds de Q3 y Q4 pasa a valer cero por lo que Vo también se coloca en un nivel lógico bajo.
Compuertas Logica Nor
La figura muestra una compuerta NOR de dosentradas de la familia CMOS. El numero de compuerta puede ser. 74hc02 o 74HCT02. Cuando las entradas A y B tienen un nivel lógico bajo entonces los NMOS Q3 y Q3 se ponen en entradas Q3 y Q4 se ponen encorte. Al mismo tiempo , los transistores PMOS Q1 y Q2 tienen tension cero en sus puntos D (Drain) y S(source); drenaje y fuente respectivamente. Por lo que, la tension Vo pasa a tener un nivel...
Leer documento completo
Regístrate para leer el documento completo.