Ensayos

VHDL
VHDL
– VHDL: VHSIC Hardware Description
Language
– VHSIC: Very High Speed Integrated Circuits

VHDL es un lenguaje de descripción de
hardware
Es útil para la síntesis y verificación de
circuitos digitales
Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Historia
– El VHDL nace por iniciativa del Departamento
de Defensa de EE.UU. (comienzo de los 80)
–En julio de 1983 tres compañías (Texas
Instruments, IBM e Internetics) reciben el
encargo de desarrollarlo
– La primera versión se publica en agosto de
1985
– En 1986 se convierte en un estándar del IEEE
(IEEE 1076-1987)
Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Historia
– Posteriormente, con el estándar IEEE 1164
se le añaden nuevas características
– Elestándar 1076 debe ser revisado cada
cinco años. Actualmente rige el 1076-1993

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Principales ventajas
–
–
–
–
–

Estándar público
Independiente de la tecnología
Soporta diferentes metodologías de diseño
Independiente del sistema de diseño
Compatible

Fernando Beltrán

Dpto. Ingeniería Electrónica yComunicaciones

VHDL
Estructura básica de un modelo VHDL
– Entidad
– Arquitectura
– Configuraciones

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Un diseño complejo se suele subdividir
en bloques
La declaración de entidad describe la
forma de interconectar un bloque con
los demás (entradas, salidas)
La declaración de arquitectura describe
el comportamientológico del bloque

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Declaración de entidad
– Sentencia que define la especificación
externa de un circuito o subcircuito:
•
•
•
•

Nombre de la entidad
Puertos de entrada y salida
Modos de los puertos
Tipos de los puertos

– El funcionamiento del circuito no está
incluido en la declaración de entidadFernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Ejemplo de declaración de entidad
Nombre de la entidad

entity latch is
port (s,r: in bit;
q,nq: out bit);
end latch;

Nombre de
los puertos

Fernando Beltrán

Modos

Tipos

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Declaración de entidad
– Modo de un puerto:
• In: entradas al sistema; sólopueden ser leídos
• Out: salidas del sistema; sólo se les puede
asignar valor
• Inout: señales bidireccionales; se pueden leer y
se les puede asignar valor
• Buffer: registro asociado a una salida

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Declaración de entidad
– El lenguaje predefine un conjunto de tipos
para las señales del sistema
– Tipos predefinidos:boolean, bit, bit_vector,
character, string, integer, real, time,
positive, natural
– Es ilegal conectar señales que no son del
mismo tipo

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Declaración de arquitectura
– Cada declaración de entidad debe ir
acompañada de, al menos, una declaración
de arquitectura
– Esta declaración indica el comportamiento o
laestructura interna del sistema
– El estándar VHDL permite definir más de
una arquitectura para la misma entidad

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
El lenguaje estándar define un conjunto
de operadores sobre los tipos de datos
predefinidos
–
–
–
–
–
–

Aritméticos (+, -, *, /, mod,...)
Lógicos (and, or, nand, nor, xor, not)
DesplazamientoRelación (=, /=, , =)
Signo
Concatenación

Fernando Beltrán

Dpto. Ingeniería Electrónica y Comunicaciones

VHDL
Declaración de arquitectura
– A cada arquitectura se le asigna un nombre
arbitrario escogido por el usuario
– Dentro de una declaración de arquitectura
todas las sentencias son concurrentes (el
orden textual no importa ya que se
ejecutan en paralelo)
– Las dos formas más...