Logica combinatoria modulas (sisms digitales)i
1
Decodificadores
Un decodificador n a 2n es una red lógica combinatoria de varias salidas, con n líneas de entrada y 2n señales de salida. Para cada posible condición de entrada, una y sólo una señal de salida tendrá el valor lógico 1.
Sistemas Digitales
2
Estructuras de Circuitos Decodificadores Decodificador paralelo de dos bits
m0 = B A m1 = BA m2 = B A m3 = BA
a) Paralelo (salidas activas altas) b) Paralelo salidas activas bajas) c) Estructura alternativa
Sistemas Digitales
3
Decodificadores más complejos
a. b. c.
Decodificador paralelo de 3 bits. Decodificador árbol de 3 bits. de tipo tipo
Decodificador de árbol dual de 4 bits.
Sistemas Digitales
4
Ejemplo: : Implantar las siguientes funciones lógicasmediante decodificadores y compuertas lógicas. f(Q,X,P) = ∑m(0,1,4,6,7) = ∏M(2,3,5) a. b. Mediante un decodificador (con salidas activas altas) con compuerta OR.
f(Q,X,P) = m0+m1+m4+m6+m7
Mediante un decodificador (con salidas activas bajas) con compuerta NAND.
f(Q,X,P) = m0*m1*m4*m6*m7
Sistemas Digitales
5
c. d.
Mediante decodificador (con salidas activas altas) con compuerta NOR.f(Q,X,P) = m2 + m3 + m5
Mediante decodificador (con salidas activas bajas) con compuerta AND.
f(Q,X,P) = m2 * m3 * m5
Sistemas Digitales
6
Entradas para control de activación.- Los decodificadores y demás módulos funcionales incluyen con frecuencia una o más entradas de activación, que pueden servir para inhibir (desactivar) la función designada o para permitir que se realice(activar).
y 0 = x 1 x 0 E = m0 E
En la figura, cuando E=0, todas las salidas deben ser 0, mientras que cuando E=1, cada salida yk es igual a mk, en general yk=mkE.
Sistemas Digitales
7
I0 I1
x0 x1
y0 y1 y2
O0 O1 O2 O3
E
y3
x0 x1
y0 y1 y2
O4 O5 O6 O7
a. b.
Decodificador de 3 a 8 líneas. Decodificador de 4 a 16 líneas.
I0 I1 x0 x1 y0 y1 y2 I2 O0 O1 O2
I2 I3x0 x1
y0 y1 y2
E
y3
1
E
y3
x0 x1
y0 y1 y2
O8 O9 O10 O11
E
y3 O3
E
y3
x0 x1
y0 y1 y2
O4 O5 O6
x0 x1
y0 y1 y2
O12 O13 O14 O15
E
y3 O7
E
y3
(a)
(b)
Sistemas Digitales
8
Módulo decodificador 74138
a. b. c. d.
Ckto. Lógico Pines del ckto. Tabla funcional. Símbolo lógico genérico. Símbolo lógico estándar IEEE
e.Sistemas Digitales
9
Decodificador de Direcciones (74154)
Se usa en las memorias de las computadoras y sistemas de entrada-salida.
Sistemas Digitales
10
Módulo Decodificador 74154
c. d. e.
Tabla funcional Símbolo genérico Símbolo lógico estándar IEEE
Sistemas Digitales
11
Ejemplo : Realizar las siguientes funciones usando un 74154 y compuertas lógicas: f1(W,X,Y,Z) = ∑m(1,9,12,15) f2(W,X,Y,Z) = ∑ m(0,1,2,3,4,5,7,8,10,11,12,13,14,15) Solución : Utilizando las implantaciones “b” y “c” del ejemplo anterior se tiene: y f1(W,X,Y,Z) = (m1’m9’m12’m15’)’ f2(W,X,Y,Z) = m6’m9’
f2=ΠM(6,9) f1=∑m(1,9,12,15)
Sistemas Digitales
12
Decodificadores BCD a decimal Se usan convertidores de código para convertir BCD a decimal, exceso 3 a decimal, binario a exceso 3,etcétera. La siguiente figura ilustra un decodificador de BCD a decimal.
Para diseñar un decodificador BCD a decimal, se traza un mapa-K para cada una de las salidas. Cada mapa-K contiene exactamente un mintérmino, correspondiente al número decimal de esa salida y seis términos prescindibles, 10 al 15.
Sistemas Digitales
13
Decodificadores BCD a decimal La siguiente figura muestra tresde estos mapas-K, para las salidas 0, 5 y 9. El conjunto completo de ecuaciones lógicas que describe el decodificador BCD es: Decimal 0 : D’C’B’A’ Decimal 1 : D’C’B’A Decimal 2 : C’BA’ Decimal 3 : C’BA Decimal 4 : CB’A’ Decimal 5 : CB’A Decimal 6 : CBA’ Decimal 7 : CBA Decimal 8 : DA’ Decimal 9 : DA
Sistemas Digitales
14
Elementos de un display de 7 segmentos a. b. Anodo Común (MAN 72A)...
Regístrate para leer el documento completo.