Microcomputadoras

Arquitectura de Computadores

Universidad de Málaga

Arquitectura del Conjunto de Instrucciones (ISA)
 Clasificación de las arquitecturas ISA  Modos de direccionamiento  Operaciones en elconjunto de instrucciones  Tipo y tamaño de los operandos  Codificación del conjunto de instrucciones  El papel de los compiladores  La arquitectura DLX

Procesadores segmentados

1

Dpt.Arquitectura de Computadores

Arquitectura de Computadores

Universidad de Málaga

Clasificación de las arquitecturas ISA
 El nivel ISA es la parte de la máquina visible al programador en lenguajeensamblador o al compilador.  Discutiremos la gran variedad de alternativas de diseño de este nivel  Cuatro tipos de almacenamiento interno en la CPU:

Pila Push A Push B Add Pop C

Acumulador LoadAdd A B

Registro-Memoria (RPG) Load Add R1,A R1,B

Load-Store (RPG) Load Load Add R1,A R2,B R3,R1,R2

Store C

Store C,R1

Store C,R3 Tabla 1: Secuencia compilada par la instrucción C=A+B Arquitecturas antiguas basadas en pila o en acumulador  Actualmente: Registro-Memoria (CISC) o Load-Store (RISC)
4 Con registros de propósito general (RPG) no se impone orden al calcular (con lapila sí) 4 RPG se usan para almacenar variables y reducen el tráfico con memoria

Procesadores segmentados

2

Dpt. Arquitectura de Computadores

Arquitectura de Computadores

Universidadde Málaga

Clasificación de las Arquitecturas ISA
 Cuantos más registros RPG mejor. Se usan para evaluar expresiones, pasar parámetros a funciones y el resto para almacenar variables  Clasificaciónde arquitecturas RPG según el número de operandos (2 ó 3) y el número de éstos que pueden residir en memoria (de 0 a 3):
nº de direcciones de memoria 0 1 2 3 máx. nº de operandos 3 2 2 3 EjemplosSPARC, MIPS, HP-PA, PowerPC, Alpha Intel 80x86, Motorola 68000 VAX VAX

Tabla 2: Posibles combinaciones de nº de operandos y operandos en memoria Tipo Reg-Reg (0,3) Reg-Mem (1,2) Mem-Mem (3,3)...