Paralelismo a nivel de instrucción

Tecnológico de estudios superiores de Ecatepec

Software de sistemas
Grupo: 6401

Arreguin Jauregui Tomas

Resumen de el capitulo 10

Paralelismo a nivel de instrucción

ABSTRACT

En este resumen se hablará sobre el paralelismo a nivel de instrucción, se explicaran los conceptos referentes a este tema, las cuestiones fundamentales del uso del paralelismo a nivel de instrucción, sepresentarán las ideas básicas en la programación de código.
El paralelismo a nivel de instrucción consiste en un técnica que busca que la combinación de instrucciones de bajo nivel que ejecuta un procesador puedan ser ordenadas de forma tal que al ser procesadas en simultáneo no afecten el resultado final del programa, y más bien incrementen la velocidad y aprovechen al máximo las capacidades delhardware. Un pipeline (canalizador) de instrucciones es el que permite que por cada ciclo de reloj del procesador múltiples instrucciones se encuentren en distintas fases de ejecución.

Introducción
Dentro de la unidad de proceso de un microprocesador se han añadido en los últimos años nuevas unidades funcionales a la ALU y al banco de registros, la mayoría para implementar el paralelismo anivel de instrucción. Este mecanismo consiste en romper el flujo secuencial de instrucciones para simultanear la ejecución de varias en el mismo procesador. Existen diferentes estrategias para lograrlo.
Segmentación
Las instrucciones se dividen en etapas de igual duración y que utilizan una unidad funcional diferente cada una. Suelen consistir en búsqueda de la instrucción, decodificación,lectura de operandos, ejecución y escritura de resultados. Así mientras una instrucción está en la fase de decodificación, la siguiente está en la de búsqueda.
Superescalaridad
Consiste en la replicación de unidades funcionales de manera que se puedan ejecutar varias instrucciones a la vez en el mismo chip. Es compatible con la segmentación.
Supersegmentación
Es aquél que presenta varios nivelesde segmentación. Así algunas de las etapas que mencionamos para los procesadores segmentados, es dividida a su vez en dos o más etapas de manera que se permite que haya dos instrucciones a la vez dentro de la misma etapa y unidad funcional sin tener que replicar esta.

Desarrollo
PARALELISMO A NIVEL DE INSTRUCCIÓN.
Todo procesador moderno de alto rendimiento puede ejecutar varias operacionesen un solo ciclo de reloj. Si todas las operaciones en un programa dependen en gran parte unas de otras, entonces no hay hardware ni técnicas de paralelizacion que puede hacer que el programa se ejecuta con rapidez en paralelo.
Por ejemplo estos programas tienen muchas bifurcaciones dependientes de datos que no nos permiten predecir que instrucciones se van a ejecutar y mucho menos decidir queoperaciones pueden ejecutarse en paralelo. Por lo tanto el trabajo en esta área se a enfocado en la relajación de las restricciones de programación, incluyendo la introducción de nuevas características arquitectónicas, en ves de las mismas técnicas de programación.
Las aplicaciones numéricas, como los cálculos científicos y el procesamiento de señales, tienden a presentar más paralelismos.Estas aplicaciones manejan grandes estructuras de datos en conjunto; a menudo las operaciones sobre los distintos elementos de la estructuras son independientes unas de otras y pueden ejecutarse en paralelo.

ARQUITECTURA DE PROCESADORES
Al pensar en el paralelismo a nivel de instrucción, por lo general, imaginamos un procesador que emite varias operaciones en un solo ciclo de reloj. De hecho, esposible para una máquina emitir soló una operación por reloj y aún asó lograr el paralelismo a nivel de instrucción, mediante el concepto de las canalizaciones.
CANALIZACIONES DE INSTRUCCIONES Y RETRASOS DE BIFURCACIÓN
Prácticamente todos los procesadores, ya sean supercomputadoras de alto rendimiento o máquinas estándar utilizan una canalización de instrucciones.
Con una canalización de...