Transistor bipolar discreto e integrado
Páginas: 6 (1446 palabras)
Publicado: 16 de marzo de 2010
FABRICACION DE TRANSISTORES BIPOLARES
Describiremos la fabricación del BJT planar para circuitos monolíticos mediante los procesos tratados. Para seguir la secuencia de fabricación nos concentraremos en la construcción de dos transistores npn en la fuente de corriente.
3.1- Fabricación de Transistores
Una vez preparada la oblea, el sustrato tipo p, se crece una capa epitaxial tipo n, talcomo se ve en la
Figura 1.
Figura Nº 3.1(a) Fabricación de un TR npn: Crecimiento Epitaxial tipo n y Oxidación
Esta capa forma las regiones de colector de los transistores. Seguidamente se deposita una capa de oxido para cubrir la superficie. Ahora deben aislarse entre sí las regiones de ambos transistores. Para ello se forman tres ventanas en el SiO2 mediante fotolitografía y corrosión. Sedifunde una región p+ en la capa epitaxial expuesta hasta que alcance el sustrato. Este proceso establece una isla aislada alrededor de cada transistor como se ve en la figura 3.1.
Figura Nº 3.1(b) Fabricación de un TR npn: Enmascaramiento y Grabado para Exponer la Superficie Tipo n para la Difusión de Aislamiento
El aislamiento eléctrico se consigue conectando el sustrato a la tensión másnegativa del circuito. Con esto se garantiza que la unión pn entre los colectores y el sustrato permanezca con dolarización inversa. Una vez completada la difusión de aislamiento se recubre nuevamente la oblea con una capa de SiO2. Con una nueva mascara se forman las ventanas en las que se difunden las bases de tipo p como se ve en la figura 3.1(d),
Figura Nº 3.1(d) Fabricación de un TR npn: Difusiónde la Base
quedando definidas las regiones de las bases en la vista de la figura 3.1(e).
Figura Nº 3.1(e) Fabricación de un TR npn: Vista Superior Después de la Difusión de Base
Se recrece una capa de SiO2 para cubrir la oblea después de la difusión de la base. Con una tercera mascara y un proceso de corrosión se elimina el SiO2 como preparación para la difusión superficial de emisor figura3.1(f).
Figura Nº3.1(f) Fabricación de un TR npn: Difusión de Emisor n+
Obsérvese que también se difunde una región n+ en la región de colector de cada transistor. Aquí se hace el contacto en el aluminio del colector, y la zona n+ contribuye a formar un buen contacto óhmico. Después de la difusión de colector se crece otra capa de SiO2 sobre la superficie de la oblea. El ultimo paso del proceso esla mentalización. La capa de oxido se graba con una cuarta mascara para descubrir la oblea allá donde se deseen los contactos. Para recubrir toda la superficie se vaporiza aluminio, cuyos sobrantes se eliminan químicamente con una 6a mascara dejando los contactos y las conexiones deseadas. En la sección transversal de la figura 3.1(g) y en la vista superior de la figura 3.1(h) puede verse elresultado de esta secuencia. La figura 3.1(g) es idéntica a la figura 3.1(a) para Q1 y Q2. Las dimensiones señaladas en la figura 3.1 son las típicas empleadas en la fabricación comercial de BJT de pequeña geometría. Al construirse ambos transistores simultáneamente y físicamente próximos, sus características eléctricas son prácticamente idénticas. Para fabricar transistores con propiedades eléctricasdistintas, normalmente se modifica la geometría del dispositivo. En particular para obtener BJT de mayor corriente por aumento de IES, se aumenta la superficie del emisor, con lo que todo el dispositivo queda aumentado. Empíricamente se acostumbra a limitar a 10:1 la relación entre las superficies de emisor de transistores muy próximos entre sí, y ello debido a las limitaciones del proceso dedifusión. En la fabricación de circuitos integrados comerciales corrientemente se emplea la implantación de iones en las zonas de emisor y de base. Estas regiones son muy tenues y puede regularse mejor su espesor mediante la implantación. Además como la implantación se realiza a menor temperatura que la difusión se minimiza el inconveniente de la difusión lateral de base y emisor.
Figura Nº 3.1(h)...
Describiremos la fabricación del BJT planar para circuitos monolíticos mediante los procesos tratados. Para seguir la secuencia de fabricación nos concentraremos en la construcción de dos transistores npn en la fuente de corriente.
3.1- Fabricación de Transistores
Una vez preparada la oblea, el sustrato tipo p, se crece una capa epitaxial tipo n, talcomo se ve en la
Figura 1.
Figura Nº 3.1(a) Fabricación de un TR npn: Crecimiento Epitaxial tipo n y Oxidación
Esta capa forma las regiones de colector de los transistores. Seguidamente se deposita una capa de oxido para cubrir la superficie. Ahora deben aislarse entre sí las regiones de ambos transistores. Para ello se forman tres ventanas en el SiO2 mediante fotolitografía y corrosión. Sedifunde una región p+ en la capa epitaxial expuesta hasta que alcance el sustrato. Este proceso establece una isla aislada alrededor de cada transistor como se ve en la figura 3.1.
Figura Nº 3.1(b) Fabricación de un TR npn: Enmascaramiento y Grabado para Exponer la Superficie Tipo n para la Difusión de Aislamiento
El aislamiento eléctrico se consigue conectando el sustrato a la tensión másnegativa del circuito. Con esto se garantiza que la unión pn entre los colectores y el sustrato permanezca con dolarización inversa. Una vez completada la difusión de aislamiento se recubre nuevamente la oblea con una capa de SiO2. Con una nueva mascara se forman las ventanas en las que se difunden las bases de tipo p como se ve en la figura 3.1(d),
Figura Nº 3.1(d) Fabricación de un TR npn: Difusiónde la Base
quedando definidas las regiones de las bases en la vista de la figura 3.1(e).
Figura Nº 3.1(e) Fabricación de un TR npn: Vista Superior Después de la Difusión de Base
Se recrece una capa de SiO2 para cubrir la oblea después de la difusión de la base. Con una tercera mascara y un proceso de corrosión se elimina el SiO2 como preparación para la difusión superficial de emisor figura3.1(f).
Figura Nº3.1(f) Fabricación de un TR npn: Difusión de Emisor n+
Obsérvese que también se difunde una región n+ en la región de colector de cada transistor. Aquí se hace el contacto en el aluminio del colector, y la zona n+ contribuye a formar un buen contacto óhmico. Después de la difusión de colector se crece otra capa de SiO2 sobre la superficie de la oblea. El ultimo paso del proceso esla mentalización. La capa de oxido se graba con una cuarta mascara para descubrir la oblea allá donde se deseen los contactos. Para recubrir toda la superficie se vaporiza aluminio, cuyos sobrantes se eliminan químicamente con una 6a mascara dejando los contactos y las conexiones deseadas. En la sección transversal de la figura 3.1(g) y en la vista superior de la figura 3.1(h) puede verse elresultado de esta secuencia. La figura 3.1(g) es idéntica a la figura 3.1(a) para Q1 y Q2. Las dimensiones señaladas en la figura 3.1 son las típicas empleadas en la fabricación comercial de BJT de pequeña geometría. Al construirse ambos transistores simultáneamente y físicamente próximos, sus características eléctricas son prácticamente idénticas. Para fabricar transistores con propiedades eléctricasdistintas, normalmente se modifica la geometría del dispositivo. En particular para obtener BJT de mayor corriente por aumento de IES, se aumenta la superficie del emisor, con lo que todo el dispositivo queda aumentado. Empíricamente se acostumbra a limitar a 10:1 la relación entre las superficies de emisor de transistores muy próximos entre sí, y ello debido a las limitaciones del proceso dedifusión. En la fabricación de circuitos integrados comerciales corrientemente se emplea la implantación de iones en las zonas de emisor y de base. Estas regiones son muy tenues y puede regularse mejor su espesor mediante la implantación. Además como la implantación se realiza a menor temperatura que la difusión se minimiza el inconveniente de la difusión lateral de base y emisor.
Figura Nº 3.1(h)...
Leer documento completo
Regístrate para leer el documento completo.