Unidad aritméticológica
Páginas: 7 (1525 palabras)
Publicado: 8 de noviembre de 2011
Tema IV
Unidad aritméticológica
4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del arrastre 4.1.5 Sumadorrestador binario paralelo con propagación del arrastre 4.2 Sumadores de alta velocidad 4.2.1 Características de los arrastres 4.2.2 Sumadores con anticipación del arrastre 4.3 Sumadores en código BCD 4.3.1 Organización de los sumadores en código BCD 4.4 Multiplicadores binarios 4.4.1 Multiplicación de “lápiz y papel” de números sin signo 4.4.2 Mejoras en el algoritmo de “lápiz y papel”
4.7 Estructura de la unidad aritméticológica (ALU) 4.7.1 ALU´s integradas 4.9 Operaciones de desplazamiento 4.9.1 Clasificación de las operaciones de desplazamiento 4.9.2 Ejemplo: Diseño de un registro de desplazamiento de 4 bits 4.9.3 Estructura de los registros de desplazamiento 4.10 Operaciones de comparación 4.10.1 Utilizando un circuito combinacional 4.10.2 Utilizando un circuito secuencial 4.10.3 Utilizando un sumador
NO SON OBJETO DE EXAMEN 4.2.3 Sumadores de suma condicional 4.2.4 Sumadores con selección del arrastre4.2.5 Sumadores con detección de la finalización del arrastre 4.2.6 Sumadores que minimizan el número de arrastres 4.2.7 Sumadores con arrastre almacenado 4.3.2 Restador en código BCD 4.4.3 Multiplicación en complemento a 2: Algoritmo de Booth 4.4.4 Ejemplo: Algoritmo de Booth 4.5 Multiplicadores de alta velocidad (completo) 4.6 Divisores binarios (completo) 4.8 Aritmética en coma flotante (completo) La UAL
Elemento que realiza las operaciones aritméticas y lógicas entre los datos. La unidad de control, memoria y Entrada/Salida, son las encargadas de suministrar los datos y de recibirlos una vez procesados. Los datos llegan a la UAL a través de los registros y los resultados que se generan también se almacenan en registros
4.1 Sumadores binarios
Un sumador binario se puede considerar como un conversor de código que recibe a la entrada dos números binarios x e y de n bits cada uno y produce una salida s de n+1 bits que es la suma de los operandos
4.1.1 Semisumador binario (SSB)
4.1.2 Sumador binario completo (SBC)
Se diferencia del semisumador porque tiene una tercer entrada, Ci1, de arrastre de las etapa anterior, que le permite encadenarse con otros SBC para el diseño de circuitos de suma de números de n bits ( n>1).
Sacando factor común ci1
Sumador con dos semisumadores
En la figura se muestra un circuito lógico con tres entradas (x1, x2, x3) y dos salidas (y1, y2). Indique cuál de las siguientes afirmaciones acerca de este circuito es correcta
4.1.3 Sumador binario serie de n bits•Con un SBC de 1 bit, dos registros y un elemento de memoria •Complejidad es independiente del número de bits que hay que sumar •El tiempo de operación crece linealmente con el número de bits n.
Sumador Binario Serie de n bits
4.1.4 Sumador binario paralelo propagación del arrastre
con
Mejora la velocidad de los sumadores binarios serie. Se conecta una cadena de SBC’s de forma que se introduzcan en paralelo todos los bits de cada uno de los dos operandos. Para sumar n bits se encadenan n SBC’s
.
4.1.5 Sumadorrestador binario paralelo con propagación del arrastre
•M=0 SUMA; M=1 Resta •Para restar representamos en número en complemento a 2 •Se complementan todos los bits (puerta XOR) •Se suma 1
Detección del rebose en el sumadorrestador con propagación de arrastre
Rebose:
Efecto que se produce cuando se realiza una operación aritmética entre dos o más números, cuyo resultado es mayor a la capacidad de representación del sistema, interpretando de esta manera un error en el resultado
Cuando se suman números con signo,
La suma de dos números de diferente signo no produce nunca rebose. ...
Unidad aritméticológica
4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del arrastre 4.1.5 Sumadorrestador binario paralelo con propagación del arrastre 4.2 Sumadores de alta velocidad 4.2.1 Características de los arrastres 4.2.2 Sumadores con anticipación del arrastre 4.3 Sumadores en código BCD 4.3.1 Organización de los sumadores en código BCD 4.4 Multiplicadores binarios 4.4.1 Multiplicación de “lápiz y papel” de números sin signo 4.4.2 Mejoras en el algoritmo de “lápiz y papel”
4.7 Estructura de la unidad aritméticológica (ALU) 4.7.1 ALU´s integradas 4.9 Operaciones de desplazamiento 4.9.1 Clasificación de las operaciones de desplazamiento 4.9.2 Ejemplo: Diseño de un registro de desplazamiento de 4 bits 4.9.3 Estructura de los registros de desplazamiento 4.10 Operaciones de comparación 4.10.1 Utilizando un circuito combinacional 4.10.2 Utilizando un circuito secuencial 4.10.3 Utilizando un sumador
NO SON OBJETO DE EXAMEN 4.2.3 Sumadores de suma condicional 4.2.4 Sumadores con selección del arrastre4.2.5 Sumadores con detección de la finalización del arrastre 4.2.6 Sumadores que minimizan el número de arrastres 4.2.7 Sumadores con arrastre almacenado 4.3.2 Restador en código BCD 4.4.3 Multiplicación en complemento a 2: Algoritmo de Booth 4.4.4 Ejemplo: Algoritmo de Booth 4.5 Multiplicadores de alta velocidad (completo) 4.6 Divisores binarios (completo) 4.8 Aritmética en coma flotante (completo) La UAL
Elemento que realiza las operaciones aritméticas y lógicas entre los datos. La unidad de control, memoria y Entrada/Salida, son las encargadas de suministrar los datos y de recibirlos una vez procesados. Los datos llegan a la UAL a través de los registros y los resultados que se generan también se almacenan en registros
4.1 Sumadores binarios
Un sumador binario se puede considerar como un conversor de código que recibe a la entrada dos números binarios x e y de n bits cada uno y produce una salida s de n+1 bits que es la suma de los operandos
4.1.1 Semisumador binario (SSB)
4.1.2 Sumador binario completo (SBC)
Se diferencia del semisumador porque tiene una tercer entrada, Ci1, de arrastre de las etapa anterior, que le permite encadenarse con otros SBC para el diseño de circuitos de suma de números de n bits ( n>1).
Sacando factor común ci1
Sumador con dos semisumadores
En la figura se muestra un circuito lógico con tres entradas (x1, x2, x3) y dos salidas (y1, y2). Indique cuál de las siguientes afirmaciones acerca de este circuito es correcta
4.1.3 Sumador binario serie de n bits•Con un SBC de 1 bit, dos registros y un elemento de memoria •Complejidad es independiente del número de bits que hay que sumar •El tiempo de operación crece linealmente con el número de bits n.
Sumador Binario Serie de n bits
4.1.4 Sumador binario paralelo propagación del arrastre
con
Mejora la velocidad de los sumadores binarios serie. Se conecta una cadena de SBC’s de forma que se introduzcan en paralelo todos los bits de cada uno de los dos operandos. Para sumar n bits se encadenan n SBC’s
.
4.1.5 Sumadorrestador binario paralelo con propagación del arrastre
•M=0 SUMA; M=1 Resta •Para restar representamos en número en complemento a 2 •Se complementan todos los bits (puerta XOR) •Se suma 1
Detección del rebose en el sumadorrestador con propagación de arrastre
Rebose:
Efecto que se produce cuando se realiza una operación aritmética entre dos o más números, cuyo resultado es mayor a la capacidad de representación del sistema, interpretando de esta manera un error en el resultado
Cuando se suman números con signo,
La suma de dos números de diferente signo no produce nunca rebose. ...
Leer documento completo
Regístrate para leer el documento completo.