VHDL ESPAÑOL
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
FORMACION
Síntesis y simulacion
para
componentes programables
VHDL,
muy sencillo...
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 1
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
MVD
Centro de diseño FPGA XilinxConsultoría y asistencia técnica a domicilio
Centro de formación aprobado
Sitio WEB : www.mvd-fpga.com
FPGA Experts !
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 2
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
Objetivos de la formación
• Conocer las múltiples posibilidades ofrecidas por el lenguaje
VHDL.
• Conocer lasintaxis y el juego de instrucciones utilizado en
síntesis lógica VHDL.
• Conocer las principales ventajas y limitaciones de los
diferentes estilos de escritura.
• Verificar las informaciones teóricas por la practica
• Aprovechar una base de ejemplos concretos, obtener una
maestría rápida del lenguaje en aplicaciones de síntesis.
Ver 8a
Reproduccion prohibida – todos derechos reservados
P3
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 4
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
VHDL
Generalidades sobre el lenguaje
y sus aplicaciones
Ver 8a
Reproduccion prohibida – todosderechos reservados
P 5
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 6
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
• VHDL :
Very high speed integrated circuit
Hardware
Description
Language.
www.mvd-fpga.com
•Lenguaje de alto nivel conocido por permitir :
• El modelado de ensambles electrónicos complejos.
( especificaciones )
• La simulación de los modelos de componentes.
• La síntesis lógica.
• Lenguaje estandarizado ( IEEE Std 1076-1993 )
• La norma no define ninguna metodologia de diseño.
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 7
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesisy simulacion para componentes programables
www.mvd-fpga.com
• Modelado de conjuntos electrónicos complejos.
• Lenguaje de alto nivel facilitando la descripción del
comportamiento de los modelos .
• Fuerte nivel de abstracción. La posibilidad material de
implementar fisicamente el diseño no es necesariamente
tomada en cuenta a este nivel ( behavioral )
• La partición en varios elementospermite dividir un modelo
complejo en un número de elementos mas simples de
desarrollar separadamente .
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 8
VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
• Simulación :
• Juego de instrucciones particularmente potente para:
- Generación de estímulos
- Captura deresultados.
• Los modelos de comportamiento ( especificaciones ) son
simulados con el fin de verificar su coherencia.
• El conjunto de Modelos de comportamiento + ficheros de
simulación constituyen a la vez una especificación y un medio
de verificación.
El comportamiento de un modelo y de su realización física
deberían ser idénticos.
Ver 8a
Reproduccion prohibida – todos derechos reservados
P 9VHDL, muy sencillo...
MEDIA VIDEO DISEÑO
Síntesis y simulacion para componentes programables
www.mvd-fpga.com
• Síntesis lógica:
• Permite implementar físicamente un diseño, gracias a la
utilización de herramientas de síntesis.
• Usa solamente una parte reducida del juego de
instrucciones del lenguaje VHDL.
Numerosas construcciones utilizables en modelos o en
simulación no pueden ser...
Regístrate para leer el documento completo.