Circuitos lógicos combinatorios

UNIDAD II

CIRCUITOS LÓGICOS

COMBINATORIOS

1. 2. 3. 4.

SUMADORES Y RESTADORES CODIFICADORES Y DECODIFICADORES MULTIPLEXOR Y DEMULTIPLEXOR MEMORIA DE SÓLO LECTURA

R. ESPINOSA R. y P. FUENTES R.

2-1

II. CIRCUITOS LÓGICOS COMBINATORIOS

2.1. SUMADORES Y RESTADORES

1. SUMADORES Y RESTADORES
Lo sorprendente de las computadoras digitales es la capacidad para realizar grandesvolúmenes de operaciones y la rapidez con que las ejecutan se debe a que las operaciones se efectúan en forma binaria, es decir, con ceros y unos. Las operaciones aritméticas las realizan unidades específicas de la computadora, como es el caso de la unidad aritmética y lógica (UAL). que está constituida por un conjunto de circuitos, algunos de los cuales son propósito de estudio en esta unidad.1.1.

Suma de números binarios

La adición de números binarios es una operación muy sencilla, que se basa en las siguientes reglas:
SUMANDO A 0 0 1 1 SUMANDO B 0 1 0 1 SUMA S 0 1 1 0 ACARREO C0 0 0 0 1

TABLA (a) +
0 1

0
0 1

1
1 10

TABLA (b)

Las tablas (a) y (b) muestran las reglas para sumar dos números de 1 bit cada uno, pero estas mismas reglas se aplican cuando se sumannúmeros con un número finito de bits. Por ejemplo:
111 11011 + 01110
101001

7 Acarreo 7 Sumando A 7 Sumando B
7 SUMA

De la tabla (a) se observa que la operación suma de dos bits, equivale a un circuito combinacional de dos salidas, una de ellas es la suma como resultado, la cual se instrumenta con la O EXCLUSIVA y la otra salida corresponde al acarreo generado cuando ambos dígitos tienenel valor lógico 1 y corresponde a la función Y. Cuando sucede que la suma es únicamente entre dos bits, sin tomar en cuenta la posible suma de un bit de acarreo previo, el circuito que realiza tal operación se llama circuito semisumador (S.S.). Su tabla funcional se muestra a continuación:

R. ESPINOSA R. y P. FUENTES R.

2-2

II. CIRCUITOS LÓGICOS COMBINATORIOS

2.1. SUMADORES YRESTADORES

DEC
0 1 2 3

A
0 0 1 1

B
0 1 0 1

S
0 1 1 0

C0
0 0 0 1

De la tabla se obtienen las siguientes funciones de conmutación: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (2) El logigrama y diagrama a bloques, Figura 1, correspondientes a las funciones(1) y (2) es: En el caso general de adición de números de varios dígitos, es necesario tomar en cuenta una entrada adicional para el acarreo producido en la suma anterior. Cuando esto sucede se requiere de un circuito que se llama circuito sumador completo (S.C.), cuyo diagrama a bloques se muestra en la figura siguiente. La tabla funcional del sumador completo de dos bitas se presenta acontinuación: TABLA FUNCIONAL
DEC
0 1 2 3 4 5 6 7

A
0 0 0 0 1 1 1 1

B
0 0 1 1 0 0 1 1

Ci
0 1 0 1 0 1 0 1

S
0 1 1 0 1 0 0 1

C0
0 0 0 1 0 1 1 1

De la tabla anterior, se obtienen las siguientes funciones de conmutación: . . . . . . . . . (3) . . . . . . . . . (4) Reducción de (3) y (4) por mapas de Karnaugh: Las funciones de conmutación reducidas son: . . . . . . . . . . . . (5)

R.ESPINOSA R. y P. FUENTES R.

2-3

II. CIRCUITOS LÓGICOS COMBINATORIOS

2.1. SUMADORES Y RESTADORES

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (6)

El Logigrama correspondiente a las funciones reducidas (6) y (7) se presenta en la figura 2(a):

Su representación a bloques es:

La adición binaria en paralelo se obtiene conectando encascada tantos sumadores completos de dos bits como se requieran, para obtener un sumador de varios bits, como se muestra en la Figura 3 para el caso particular de 4 bits. El número comercial del sumador completo de la Figura 2.(b) es 7480, lo que significa que para instrumentar el sumador paralelo de la Figura 3 se requieren 4 circuitos integrados del mismo tipo o en su caso utilizar un sumador...