Entrada digital y analogica

Solo disponible en BuenasTareas
  • Páginas : 9 (2120 palabras )
  • Descarga(s) : 0
  • Publicado : 1 de diciembre de 2010
Leer documento completo
Vista previa del texto
ARQUITECTURA DE LAS COMPUTADORAS UNIDAD 7: Unidades de Entrada-Salida Transferencia de ENTRADA Y SALIDA • Hasta ahora se ha estudiado la interconexión del procesador (CPU) y la unidad de memoria de acceso aleatorio (RAM). donde los bits se transmiten en paralelo (megabit/seg o Mb/s) • Ahora se debe incluir la interconexión con sistemas externos (periféricos) . Las instrucciones y los datosalmacenados en la memoria deben provenir de dispositivos de entrada. Asimismo los resultados deben transmitirse al usuario mediante dispositivos de salida. En una operación de entrada la información tiene como destino la memoria principal. En una operación de salida es al revés. • Se trata de la interconexión entre sistemas digitales secuenciales y combinacionales. La operación de los periféricos debesincronizarse con la operación de la CPU y de la unidad de memoria, estableciendo un control sobre la transferencia de la información. Cualquiera sea la forma de controlar la transferencia de información externa la interconexión física puede ser: paralelo o serie.

S1

P1

S1

P2

T

BUS DATOS Señal de envío

DATO R S. Envío

DATO VÁLIDO

Paralelo

Serie

En el PC se tienenpuertos (port) de comunicación serie y paralelo. Se trata de un hardware dedicado al control de la transferencia y al almacenamiento temporario de la información. Desde los puertos los datos salen en paralelo ( byte) hacia la memoria a traves de un registro de la CPU. La comunicación se soporta por el bus de datos. Transferencia paralelo Un receptor debe reconocer que un transmisor le envíainformación, el control puede resolverse de 2 formas: a) Control estroboscópico: Emplea una línea especial por la cual se transmite una señal de control.

UTN-FRM Arquitectura de las Computadoras Unidad 7

Página 1 de 9

Datos S1 Fuente Señal Sincronismo Sincronismo S2 Destino 1 0 0 1 Dato

.

El flanco ascendente indica al receptor que tiene datos están disponibles b) Apretón de manos (HANDSHAKING): Emplea dos líneas de control.
DATO S. Envío S. Aceptación Señal de envío T DATOS Señal de Aceptación R Deshabilita Envío Deshabilita Aceptación
DATO VÁLIDO

- Coloca Datos - Habilita envío - Acepta Datos - Habilita Aceptación

-Secuencia de eventos T-R

Ahora hay un control tanto en el envio como una confirmacion de la recepción. Transferencia Serie Los datos se envían por un hilode transmisión (Tx) y se reciben por otro, de recepción (Rx). a) Transmisión sincrónica: La transferencia se controla mediante señales de control por hilos independientes a los de envío de información.

n bit de información. S1 S2 Bit de comienzo Bit`s de fin de transmisión

• La duración de los bit se controla con los flancos ascendentes, que coinciden con las conmutaciones de los sucesivosbit de información. En los flancos descendentes la información está estable para ser leída por el receptor. • Para indicar el inicio de la transmisión, por el mismo hilo de dato se envían caracteres de sincronismo, previo a los datos.
1 BYTE 1 BYTE 11111111 11111111 Caracteres de Sincronismo DATO 1 DATO 2

b) Transmisión Asincrónica: La transferencia se controla mediante señales que se combinancon las de información y se envía por el mismo hilo.
UTN-FRM Arquitectura de las Computadoras Unidad 7 Página 2 de 9

Modos de Transferencia La transferencia de datos desde periféricos puede manejarse en uno de cuatro modos posibles: 1- Transferencia de datos controlada por el programa. 2- Transferencia de datos iniciada por interrupción. 3- Transferencia con acceso directo a memoria (DMA). 4-Transferencia a través de un procesador de E/S (IOP). • Un enlace de comunicación debe resolver las diferencias operativas entre el procesador (CPU) y los periféricos. Estos últimos siempre incluyen un sistema electromecánico, provocando diferencias notables de velocidad. • Se incluyen componentes de hardware que permiten sincronizar el CPU con los periféricos.

CPU BUS I/O

INTERFAC...
tracking img