robotica
Páginas: 3 (552 palabras)
Publicado: 29 de agosto de 2013
Dispositivos Logicos Programables Estandar
Ing. Rogelio Castillo Hdez.
CETI
ARREGLO LÓGICO GENÉRICO (GAL, GENERIC ARRAY LOGIC)
GAL es una denominación que utilizaba originalmente LatticeSemiconductor
y que más tarde se licenció a otros fabricantes. Como hemos visto en una
sección anterior, el GAL en su forma básica es un PLD con una matriz AND
reprogramable, una matriz OR fija yuna salida lógica programable, esta
estructura permite implementar cualquier expresión lógica en suma de
productos con un número de variables definido.
LA MATRIZ REPROGRAMABLE DE LOS GAL
Lamatriz reprogramable es esencialmente una red de conductores
ordenados en filas y columnas, con una celda CMOS eléctricamente borrable
(E2CMOS) en cada punto de intersección, en lugar de un fusiblecomo en el
caso de los PAL. En la figura, estas celdas se indican como bloques.
Cada fila está conectada a la entrada de una compuerta AND, y cada
columna a una variable de entrada o a sucomplemento. Mediante la
programación se activa o desactiva cada celda E2CMOS, y se puede aplicar
cualquier combinación de variables de entrada, o sus complementos, a una
compuerta AND para generar cualquiertérmino producto que se desee. Una
celda activada conecta de forma efectiva su correspondiente fila y columna, y
una celda desactivada desconecta la fila y la columna.
La salida final de lacompuerta OR es una suma de productos.
Las celdas se pueden borrar y reprogramar eléctricamente.
Una celda E2CMOS típica puede mantener el estado en que se ha
programado durante 20 años o más.
A
/AB
/B
ON
OFF
OFF
OFF
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
OFF
OFF
ON
Celda EECMOS
OFF
Figura 1.17
Estructura básica de una matriz EECMOS de unGAL.
X
A la matriz OR
Y
Dispositivos Logicos Programables Estandar
Ing. Rogelio Castillo Hdez.
CETI
LA MACROCELDA LOGICA DE SALIDA (OLMC)
En la siguiente figura se presenta el...
Ing. Rogelio Castillo Hdez.
CETI
ARREGLO LÓGICO GENÉRICO (GAL, GENERIC ARRAY LOGIC)
GAL es una denominación que utilizaba originalmente LatticeSemiconductor
y que más tarde se licenció a otros fabricantes. Como hemos visto en una
sección anterior, el GAL en su forma básica es un PLD con una matriz AND
reprogramable, una matriz OR fija yuna salida lógica programable, esta
estructura permite implementar cualquier expresión lógica en suma de
productos con un número de variables definido.
LA MATRIZ REPROGRAMABLE DE LOS GAL
Lamatriz reprogramable es esencialmente una red de conductores
ordenados en filas y columnas, con una celda CMOS eléctricamente borrable
(E2CMOS) en cada punto de intersección, en lugar de un fusiblecomo en el
caso de los PAL. En la figura, estas celdas se indican como bloques.
Cada fila está conectada a la entrada de una compuerta AND, y cada
columna a una variable de entrada o a sucomplemento. Mediante la
programación se activa o desactiva cada celda E2CMOS, y se puede aplicar
cualquier combinación de variables de entrada, o sus complementos, a una
compuerta AND para generar cualquiertérmino producto que se desee. Una
celda activada conecta de forma efectiva su correspondiente fila y columna, y
una celda desactivada desconecta la fila y la columna.
La salida final de lacompuerta OR es una suma de productos.
Las celdas se pueden borrar y reprogramar eléctricamente.
Una celda E2CMOS típica puede mantener el estado en que se ha
programado durante 20 años o más.
A
/AB
/B
ON
OFF
OFF
OFF
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
OFF
OFF
ON
Celda EECMOS
OFF
Figura 1.17
Estructura básica de una matriz EECMOS de unGAL.
X
A la matriz OR
Y
Dispositivos Logicos Programables Estandar
Ing. Rogelio Castillo Hdez.
CETI
LA MACROCELDA LOGICA DE SALIDA (OLMC)
En la siguiente figura se presenta el...
Leer documento completo
Regístrate para leer el documento completo.