Semaforo

GRADO EN INGENIERÍA ELECTRÓNICA INDUSTRIAL Y AUTOMÁTICA
ELECTRÓNICA DIGITAL I

PRÁCTICAS ELECTRÓNICA DIGITAL I: SESIÓN 1





100276794 Juan Marín Esponera
Grupo 22B
PRÁCTICAS ELECTRÓNICA DIGITAL I: SESIÓN 1

1.- DISEÑO DEL DECODIFICADOR BCD A 7 SEGMENTOS.
Tabla de verdad.
Para diseñar el circuito decodificador de BCD a 7 segmentos, calcularemoslas funciones de las que depende cada salida. Para ello empezamos haciendo la tabla de verdad con los valores que deberá devolver nuestro circuito para cada valor de entrada.
E3 | E2 | E1 | E0 | A | B | C | D | E | F | G |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1| 1 | 0 |
0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 0 | X | X | X | X | X | X | X |
1 | 0 | 1 | 1 | X | X | X | X | X | X | X |
1 | 1 | 0 | 0 | X |X | X | X | X | X | X |
1 | 1 | 0 | 1 | X | X | X | X | X | X | X |
1 | 1 | 1 | 0 | X | X | X | X | X | X | X |
1 | 1 | 1 | 1 | X | X | X | X | X | X | X |

A continuación hallamos, utilizando mapas de Karnaugh para ayudarnos, las funciones que nos activan cada salida (A, B, C, D, E, F, G).

Función para A.
E1-E0E3-E2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 |0 | 0 |
01 | 1 | 0 | 0 | 0 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

A = E2*E1*E0 + E3*E2*E1*E0

Función para B.
E1-E0E3-E2 | 00 | 01 | 11 | 10 |
00 | 0 | 0 | 0 | 0 |
01 | 0 | 1 | 0 | 1 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

B = E2*E1*E0 + E2*E1*E0
Función para C.
E1-E0E3-E2 | 00 | 01 | 11 | 10 |00 | 0 | 0 | 0 | 1 |
01 | 0 | 0 | 0 | 0 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

C = E2*E1*E0
Función para D.
E1-E0E3-E2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 0 | 0 |
01 | 1 | 0 | 1 | 0 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

D = E2*E1*E0 + E3*E2*E1*E0 + E2*E1*E0
Función para E.
E1-E0E3-E2 | 00 | 01 | 11| 10 |
00 | 0 | 1 | 1 | 0 |
01 | 1 | 1 | 1 | 0 |
11 | X | X | X | X |
10 | 0 | 1 | X | X |

E = E3*E2*E1 + E1*E0 + E1*E0

Función para F.
E1-E0E3-E2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 1 | 1 |
01 | 0 | 0 | 1 | 0 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

F=E3*E2*E0 + E3*E2*E1 + E1*E0
Función para G.E1-E0E3-E2 | 00 | 01 | 11 | 10 |
00 | 1 | 1 | 0 | 0 |
01 | 0 | 0 | 1 | 0 |
11 | X | X | X | X |
10 | 0 | 0 | X | X |

G = E3*E2*E1 + E2*E1*E0

Capturas Quartus II.


3.- DISEÑO DE UN CIRCUITO SUMADOR-RESTADOR DE 4 BITS.
Tabla de verdad.
Primero realizaremos la tabla de verdad para un circuito sumador-restador de 1 bit.
S/R | A | B | Cin | S | Cout |
0 | 0 | 0 | 0 | 0 | 0 |
0 | 0| 0 | 1 | 1 | 0 |
0 | 0 | 1 | 0 | 1 | 0 |
0 | 0 | 1 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 1 |
0 | 1 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 1 | 1 |
1 | 1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 0 | 1 |

Tenemos quetener en cuenta que los números se representan mediante el convenio de complemento a 2. Por tanto, a la entrada de B, deberemos colocar alguna puerta lógica para modificar su valor según se trate de la operación suma o resta. En nuestro caso hemos optado por poner una puerta XOR, conectada al bit S/R de entrada del circuito. En la tabla de verdad anterior ya están calculados los datos teniendo en...