Clase sistemas digitales

Solo disponible en BuenasTareas
  • Páginas : 3 (703 palabras )
  • Descarga(s) : 0
  • Publicado : 27 de febrero de 2012
Leer documento completo
Vista previa del texto
Tarea. Utilizando código VERILOG describa un multiplexor de 4 canales, 2 selectores, 1 habilitador y una salida. Utilice VHDL para describir un decodificador de 3 entradas, 8 salidas y unhabilitador. MULTIPLEXOR:

DECODIFICADOR:

1.12. DEMULTIPLEXOR: El demultiplexor hace la operación contraria al multiplexor, es decir, tiene una entrada que se puede conectar con 2N entradas, donde N es elnúmero de selectores que tenga el circuito. A continuación se muestra el circuito y la tabla lógica que lo representan.

SEL(1) 0 0 1 1 0 0 1 1

SEL(0) 0 1 0 1 0 1 0 1

ENABLE 1 1 1 1 0 0 0 0ChOut(0) ChIn 0 0 0 0 0 0 0

ChOut(1) 0 ChIn 0 0 0 0 0 0

ChOut(2) ChOut(3) 0 0 0 0 ChIn 0 0 ChIn 0 0 0 0 0 0 0 0

1.13. CODIFICADOR: El codificador o ENCODER se diseño para recibir comoentradas las salidas de un decodificador. Estas señales activan el funcionamiento del codificador, el cual, muestra en sus salidas el código binario del canal que se encuentra activo en un instante detiempo determinado. A continuación se muestra un codificador con 4 entradas y 2 salidas. ChIn(0) 1 0 0 0 ChIn(1) ChIn(2) ChIn(3) 0 0 0 1 0 0 0 1 0 0 0 1 A0 0 1 0 1 A1 0 0 1 1

El diseño anterior nocontempla la posibilidad que varios canales de entrada se encuentren activos al mismo tiempo. Para este tipo de aplicaciones se utilizan los codificadores con prioridad. En estos circuitos se establececual es el canal con la mayor y la menor prioridad, a partir de este jerarquía las salidas indicarán en todo momento cual canal activo tiene la mayor prioridad. A continuación se muestra la tablalógica y el circuito de un codificador con prioridad de 4 entradas y 2 salidas, en el cual, la prioridad más alta la tiene ChIn(3) y la prioridad más baja la tiene ChIn(0). ChIn(0) 1 X X 1 ChIn(1) ChIn(2)ChIn(3) 1 1 1 X 1 0 1 0 0 0 0 0 A0 1 1 0 0 A1 1 0 1 0

1.14. DISEÑO DE UN MULTIPLEXOR EMPLEANDO EL LENGUAJE PARA DESCRIPCIÓN DE HARDWARE VERILOG: Declaración de un bus de cables: Un bus de cables...
tracking img