Guia

TUTORIAL DE ISE WebPack

TUTORIAL DE ISE WebPack 6.2i
1. INTRODUCCIÓN
El fin de este tutorial es proporcionar una guía rápida para el manejo básico del entorno de desarrollo ISE WebPack 6.2i de Xilinx. Las diferentes versiones de ISE (Integrated Software Environment) no son más que un entorno integrado de desarrollo (IDE: Integrated Development Environment) que permite recorrer fácilmente lasdiferentes fases del proceso de desarrollo de un circuito lógico, desde el diseño hasta la implantación sobre una arquitectura reconfigurable. ISE se encarga de llamar de manera automática a las diferentes utilidades y herramientas suministradas dependiendo de la etapa de diseño en la que nos encontremos. Estas utilidades se pueden usar de manera separada y están disponibles en la ruta%XILINX%\bin\nt. Algunos de estos programas funcionan bajo DOS y otros bajo Windows y casi todos ellos disponen de una pequeña ayuda. ISE se autodenomina Navegador de Proyecto (Project Navigator) y está orientado a facilitar el proceso de desarrollo. La figura siguiente muestra la ventana de proyecto en la que se aprecian las diferentes fases del flujo de diseño.

Diseño

Imposición de restriccionesSíntesis

Implementación Configuración del dispositivo

Figura 1. Ventana de proyecto de ISE. Resumidamente las fases de desarrollo son: 1. Diseño. 2. Imposición de restricciones. 3. Síntesis. 4. Implementación. 5. Configuración del dispositivo o carga del programa. Cada una de estas etapas admite una variedad de formatos y herramientas tanto nativas (de Xilinx) como de terceros. Losdispositivos reconfigurables pueden ser de dos arquitecturas diferentes: FPGAs (Field Programmable Gate Array) y CPLDs (Complex Programmable Logic Device). El hilo conductor de este tutorial es la realización de un diseño sencillo desde la fase de descripción hasta la carga en CPLD.

1

TUTORIAL DE ISE WebPack

2. FLUJO DE DISEÑO
En esta sección se presenta el flujo de diseño completo para lógicareconfigurable de Xilinx. Podemos distinguir las siguientes etapas: 1. Diseño modelado de un circuito lógico (HDL, esquemático, EDIF, máquina de estados, etc.). 2. Imposición de restricciones asignación de pines, limitaciones temporales. 3. Síntesis traducción a puertas lógicas. 4. Implementación generación del programa que configura un determinado dispositivo destino (FPGA o CPLD). 5.Configuración del dispositivo carga del programa en el dispositivo destino. La figura siguiente ilustra lo dicho indicando las diferentes fases de desarrollo según la enumeración anterior. Dicha enumeración no significa que necesariamente haya que seguir ese orden de principio a fin, más bien es un proceso en el que se avanza y retrocede iterativamente hasta alcanzar el objetivo.

1

3

4

5

Figura2. Flujo de diseño Xilinx simplificado.

Cada una de las etapas del flujo de diseño puede realizarse dentro del entorno integrado o bien utilizar herramientas de terceros. Algunas de esas herramientas también son integrables en ISE si están convenientemente instaladas. La lógica reconfigurable de Xilinx cuenta con dos tipos de dispositivos: FPGAs (Field Programmable Gate Array) y CPLDs (ComplexProgrammable Logic Device). Cada uno de ellos tiene sus fases de desarrollo específicas. Aquí nos centraremos en la configuración de dispositivos CPLD.

2

TUTORIAL DE ISE WebPack

2.1. Flujo de diseño completo para CPLDs
El flujo de diseño completo concretado para CPLDs se muestra en la figura siguiente. Se ha recuadrado la fase de simulación y verificación para separarla del proceso deimplementación en el dispositivo físico. Las líneas que se han trazado encima del diagrama de flujo indican los dos posibles caminos que vamos a seguir: el diseño basado en esquemáticos o en modelos VHDL.

1 1

Simulación y verificación

3

4

Figura 3. Flujo de diseño completo para CPLDs de Xilinx. Los rectángulos son aplicaciones o utilidades, las elipses son librerías y los...