Proyecto

PROYECTOS IDL 2012
MEMORIA:
Se entregará una memoria (documento) por grupo, con los siguientes apartados: enunciado del problema,
distribución del trabajo (si la hubo), diagrama de bloques y deestados comentado la solución propuesta y síntesis,
descripción VHDL comentada de la solución, descripción VHDL comentada de la simulación, resultados de la
simulación (diagramas temporalescomentados). Además se deberá enviar por correo electrónico a
pcostanzo2002@yahoo.com una carpeta zipeada con el nombre: grupoN.zip, donde N corresponde al número de
grupo al que pertenecen, que incluya losarchivos del quartus (proyecto que incluya archivos vhdl, simulaciones, etc)
y el informe.
Recuerde que usted es el Ingeniero en Computación que debe resolver el problema, tomar las decisiones quecrea
conveniente, definir nuevas variables de entrada/salida si lo cree conveniente, etc. Todo es factible siempre y
cuando no se cambie la filosofía del problema a resolver (en cuyo caso, deberíahaber conformidad con el locador (o
sea, los docentes).
FECHA ENTREGA:
La fecha límite de entrega es 26/07 a las 8:00hs.
Las fechas de exposición oral serán 26/07 y 27/07 de 8:00hs a 11:00hs en elsiguiente orden:
26/7
G1: 8:15-8:30
G2: 8:35-8:50
G3: 8:55-9:10
G4: 9:15-9:30
G5: 9:35-9:50
G6: 9:55-10:10
G7: 10:15-10:30

27/7
G8: 8:15-8:30
G9: 8:35-8:50
G10: 8:55-9:10
G11: 9:15-9:30G12: 9:35-9:50
G13: 9:55-10:10
G14: 10:15-10:30

NOTAS IMPORTANTES:
Es altamente recomendable la asistencia de todos los alumnos a todas las exposiciones de proyectos.
Recordar que el desempeñooral y escrito tiene incidencia directa sobre la nota final.
Sepan aprovechar la oportunidad de ejercitar en un proyecto de diseño que se asemeja mucho al desempeño de su
futura labor comoprofesionales. Para los docentes es mucho más sencillo dar consultas y luego tomar un examen,
no obstante, creemos que este esfuerzo tiene mucho valor tanto para su formación técnica como para su
desempeño...