Secuenciador

CAPITULO IV. CONSTRUCCION DE MAQUINA DE ESTADOS

CAPITULO IV.

CONSTRUCCION DE MAQUINAS DE ESTADOS USANDO SECUENCIADORES
En el capítulo anterior se vio el diseño de máquinas de estados usando memorias y dispositivos tales como contadores. Para el diseño de los módulos de control de una computadora se requiere de maquinas de estados que sean capaces de ejecutar algoritmos mas complejos.Haciendo modificaciones y agregando componentes a la variante del direccionamiento implícito se puede crear maquinas de estados que efectúen cartas ASM con llamados a subrutinas, estructuras DO WHILE, iteraciones tipo FOR. Los dispositivos que son capaces de efectuar este tipo de operaciones son llamados secuenciadores. La figura 4.1 muestra un secuenciador que fue muy popular a finales de la década delos 70’s y que era fabricado por AMD. Como se puede observar en este diagrama la dirección del estado siguiente puede provenir de cuatro lugares posibles: 1. Registro contador de programas (µPC). Este registro contiene la dirección del estado presente mas uno, es decir la dirección que se encuentra a la salida del multiplexor en incrementada por uno y cargada en este registro en el siguienteciclo de reloj. 2. Pila. En una memoria (pila) son guardados valores del ? PC en localidades de memoria direccionadas por un apuntador de pila. Así se podrían hacer llamados a subrutinas y guardar la dirección de regreso en esta memoria. 3. Registro contador. Este registro se puede usar para poder hacer iteraciones o para guardar una dirección de salto que después pueda ser utilizada. 4. Entrada D.Por esta entrada se introduce una dirección de salto o un dato para ser cargado en el registro contador, frecuentemente esta entrada esta conectada a lo que se denomino el campo de liga. El secuenciador cuenta con una lógica interna que es la encargada de enviar señales a los dispositivos internos del secuenciador. Dependiendo de la instrucción, de las líneas CC y cero, la lógica escoge, utilizandoel multiplexor, la salida que direcciona a la memoria que contiene el estado siguiente del algoritmo de la máquina de estados. La lógica interna genera también las líneas PL, MAP y VECT, las cuales son líneas que sirven para seleccionar memorias o registros cuyas salidas están conectadas a la entrada D del secuenciador. De esta forma la dirección de salto puede venir de tres diferentes lugares,esta característica se utilizara cuando se diseñe la unidad central de procesos (UCP) como se vera más adelante.

4.1

CAPITULO IV. CONSTRUCCION DE MAQUINA DE ESTADOS

Reloj

REGISTRO DE mPC

APUNTADOR DE PILA

PILA
(MEMORIA)

INCREMENTADOR

R/W 12

RESET

12 12 12 REGISTRO CONTADOR 12 MUX INICIALIZA 2
LOGICA INTERNA Secuenciador

SALIDA DEL SECUENCIADOR PARA DIRECCIONAR UNAMEMORIA

4 INSTRUCCION CC PL MAP VECT 12

DECREMENTA
CARGA MANTIENE CONTADOR

CERO INC / DEC MANTIENE

ENTRADA D

Figura 4.1 Diagrama de bloques de un Secuenciador.

4.2

CAPITULO IV. CONSTRUCCION DE MAQUINA DE ESTADOS

A continuación se muestran las instrucciones que el secuenciador puede ejecutar y su representación en carta ASM. A menos que se indique lo contrario la línea PLes activada en todas las instrucciones.

0.- SALTO A CERO (SC) En esta instrucción se hará un salto del estado N al estado cero, el cual tiene una representación binaria de ceros. Para lograr este objetivo el contador de ? PC es puesto en cero por medio de la línea INICIALIZA que sale de la lógica interna del secuenciador y se selecciona el ? PC en el multiplexor, tomándose de esta forma ladirección 0 a la salida del secuenciador La figura 4.2 muestra la carta ASM donde se usaría esta instrucción.

0000

0 1
N

Figura 4.2.- Se pasa del estado N al 0 invocando la instrucción SC en el secuenciador.

1.- SALTO CONDICIONAL A SUBRUTINA (SCS) En esta instrucción se pregunta por el valor de la variable de entrada en CC, si es igual a cero la dirección del estado siguiente proviene...