Vhdl

Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC

Capítulo 4 Descripción del algoritmo CORDIC en VHDL
Una vez analizado el algoritmo CORDIC se optó por realizar tres descripciones. Las tres descripciones se limitaron a considerar el caso circular del algoritmo, es decir cuando µ = 1 y por lo tanto f(x) = arctg(x). Partiendo de la versión genérica de CORDIC xi +1 = xi −µ y i d i 2 − i y i +1 = y i + xi d i 2 −i z i +1 = z i − d i f 2 −i se llega a xi +1 = xi − y i d i 2 − i y i +1 = y i + xi d i 2 −i z i +1 = z i − d i arctg 2 −i en donde, − 1 , si z i < 0 di =   1 , si z i ≥ 0

( )

( )
,ó bien − 1 , si y i ≥ 0 di =   1 , si y i < 0

, para el modo rotación o vectorización respectivamente. El modo rotación se puede utilizar para calcular lasfunciones seno y coseno, mientras que en modo vectorización se puede obtener el arcotangente. La primera descripción del algoritmo se realizó a nivel funcional algorítmico, sin considerar los aspectos propios de una arquitectura en particular como las introducidas en la sección 1.6. Dicha descripción se utilizó para comprender y validar el funcionamiento del algoritmo. Se han descripto además dosarquitecturas particulares de las tres vistas en la sección 1.6. Las arquitecturas por las que se ha optado son: bit-paralela desplegada y bit-paralela iterativa. Se ha optado por describir las arquitecturas bit-paralelas, ya que poseen componentes en común que pueden ser reutilizados en ambos casos. Por otra parte ambas arquitecturas están desarrolladas sobre el mismo concepto acerca del paralelismode operandos con la diferencia que la arquitectura desplegada es combinatoria y la iterativa es secuencial, motivando la descripción de circuitos combinatorios y secuenciales en VHDL. El formato numérico con el que operan las arquitecturas es en complemento a dos y se utiliza artimética de punto fijo.

52

Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC

Ladescripción de las arquitecturas particulares se ha realizado combinando los estilos de descripción de flujo de datos y estructural, y a nivel de compuertas lógicas. Se considera que las mismas puedan ser adaptadas a una herramienta de síntesis en un futuro con cambios adecuados.

4.1 Herramienta de desarrollo
Para desarrollar y simular las descripciones, se utilizó una versión limitada de laherramienta Veribest VBVHDL 99.0. La herramienta provee un ambiente con un compilador y simulador de VHDL, ambos integrados en la interfaz. El ambiente brinda la posibilidad de crear proyectos y diversos módulos que forman parte del diseño. Además posee diversas bibliotecas con funciones predefinidas para manejar diversos tipos de datos. El compilador permite compilar código generado para cualquiera de losestándares de VHDL introducidos en el capítulo 3, el estándar del año 1987 y el estándar de 1993. Se pueden compilar archivos por separado o todo el proyecto de una vez. En la figura 4.1 se muestra una imagen del ambiente para trabajar en VHDL. El simulador posee un visualizador de ondas (waveform viewer), que permite seleccionar las señales que se desean monitorear conforme avanza la simulación.Los resultados de la simulación pueden ser salvados en disco o impresos. Por otra parte incluye un debugger para depurar las porciones secuenciales del código (bloques process, funciones y procedimientos). El debugger permite ver el contenido de las variables, establecer breakpoints y forzar la ejecución paso a paso. El ambiente es bastante completo, sin embargo se han encontrado algunos errores(bugs) atribuidos al hecho de tratarse de una versión limitada.

Figura 4.1

53

Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC

4.2 La descripción funcional algorítmica
4.2.1 La descripción del package CORDIC
La primera descripción que se desarrolló es funcional algorítmica. Está basada en el comportamiento del algoritmo y no en una arquitectura en...